Translation of the attached sheet (Japanese text portions only)

Background Art Information

Patent No./Publication In	ventor(s)/Author(s)	Date etc							
Jpn. Pat. Appln.	KOKOKU No. 3-	18218; Jeri Lin	Garver						
[Transliterated]; George Luis Nazario [Transliterated] and Victor Michel									
Chimi [Transliterated]; Filing Date: August 16, 1985; Publication Date:									
July 29, 1986									
*Concise Explanation									
The publication of	lescribes a memo	ory protection de	evice designed for a						
cartridge which has a readable/writable memory and which can be installed in a host machine. The memory protection device is provided									
									with a writing-prohibiting circuit. When the cartridge is separated
from the host machine, the memory protection device senses a floating									
state of terminals. Thus, data stemming from electrostatic charge or									
other factors is reliably prevented from being written in the memory.									
*Concise Explanation									
*Concise Explanation									
Prior Applications of 1			_						
Application No. To	shiba Reference	Country	Agent memo						
Inventor(s)									
Signature & Date									
9									
Patent engineer's comment o	n inventor's information	or patent engineer's inf	ormation						
the same as above									
*									
		·							
Checked by		Dated							
	Toshiba Reference	Japanese Agent's Ref	sheet						
									

		•	
			•

⑩ 日本国特許庁(JP)

(1)特許出願公告

許 公 報(B2)

平3-18218

filnt. Cl. " G 06 F 12/18

庁内整理番号 盖別記号

200公告 平成3年(1991)3月12日

G 11 C 5/00

7737-5B В

303 Z

7131-5B 7459-5B

1/00 G 06 F

320 H 発明の数 1 (全6頁)

メモリ保護装置 SD発明の名称

②特 顧 昭60-179574

●公 開 昭61-168062

登出 顧昭60(1985)8月16日

@昭61(1986)7月29日

❷1985年1月14日❸米国(US)⑩691022 優先権主張

ジェリ・リン・ガーバ 62条 明 者

アメリカ合衆国ケンタツキー州レキシントン、ペリウ・ウ

ッド・ドライブ3785番地

ジョージ・ルイス・ナ 70発 明 者

アメリカ合衆国ケンタツキー州レキシントン、ホワイト・

ザリオ

ホール・プレース1031番地

ピクター・マイケル・ @発明者

アメリカ合衆国ケンタツキー州レキシントン、クレイス・

シミ

ミル・ロード6561番地

インターナショナル の出 類 人

アメリカ合衆国 10504 ニユーヨーク州 アーモンク

(番地なし) ビジネス マシーンズ

コーポレーション

外1名 弁理士 山本 仁朗 120代 理 人

秥 吉 審査官

69参考文献

特開 昭59-90279 (JP, A) 実開 昭56-9139 (JP, U)

特開 昭58-194186 (JP, A)

1

の特許請求の範囲

1 パツテリと、第1の電圧レベルで読み取りを 行い、第2の電圧レベルで書き込みを行う制御ラ インを有する少なくとも1つのメモリとをもつメ モリ装置において、

- (a) 上記パツテリにコレクタを接続されてなるパ イポーラ・トランジスタと、
- (b) 上記トランジスタのベースにホスト・マシン を接続するための第1の端子と、
- (c) 上記トランジスタのエミツタにホスト・マシ 10 G 発明の効果 ンを接続するための第2の骗子と、
- (a) 上記トランジスタのベース・エミツタ間の電 流を感知し、該電流の欠如に応答して上記トラ ンジスタをターンオフさせ、以て上記パツテリ 与えるように上記トランジスタのコレクタを上 記制御ラインに接続するための手段、

とを具備するメモリ保護装置。

発明の詳細な説明 以下の順序で本発明を説明する。

- A 産業上の利用分野
- 5 B 開示の概要 C 従来技術
 - D 発明が解決しようとする問題点
 - E 問題点を解決するための手段
 - F 実施例
 - - A 産業上の利用分野

この発明は、ブラグイン・カートリッジ内に配 置されたメモリのデータを保護するための回路に 関するものである。 プラグイン・カートリッジに から上記制御ラインに上記第1の電圧レベルを 15 おいては、そのようなメモリは、メモリに記憶さ れたデータを変更すべく電圧を加えられる制御ラ インをもつている。典型的には、そのようなメモ

りは、接続された回路素子を支持する回路ポート 上に取り付けられた半導体回路チップ上に存在し ている。一方、回路ボードは保護ハウジングまた はカートリツジにより囲まれている。回路ポード の接点と適合する。このハウジングは、カートリ ツジがプラグインされていないときに最小限のメ モリ動作を保持する程度に有効なパッテリを有し ている。

B 開示の概要

本発明による開示内容を図面との対応で述べる と、カートリツジ1は、メモリ402~401と パツクアツブ用のパツテリ13とを備えている。 カートリッジ 1 の端子5 2~5 i は、ホスト・マ シン3の端子7a~1iに挿入される。そして、15 書き込み制御の非活動化は、カートリッジ1が取 り外されるとき、パイポーラ・トランジスタ52 のベース及びエミツタが非活動化されることによ り達成される。次にトランジスタ52のコレクタ 取り/書き込み制御ライン64にあらわれる。こ れにより制御ライン64は読み取り状態に移行 し、メモリ40a~40h中のデータが悪移しな いように保護される。このデータの遷移は、従来 特にホスト・マシンの通電状態でプラグインを行 25 D 発明が解決しようとする問題点 つたり、静電的なチャージにより生じうるもので ある。

C 従来技術

従来、挿入されていないときに有効となるパツ テリをもつプラグイン・メモリは周知であつて、30 E 問題点を解決するための手段 例えばIBMテクニカル・デイスクロジャ・ブレ ティン (Technical Disclosure Bulletin) Vol.15、No.11、1973年4月、pp.3408-3049のア トキンソン (Atkinson) 他による "差し込み可 Modules)"という文献や、同じくIBMテクニカ ル・デイスクロジヤ・プレティンVol.14、Na.9、 1972年2月、pp.2712-2713のアンダーソン (Anderson) らによる"揮発メモリ・データ保持 献や、米国特許第4229804号や、英国特許第 155013号になどに述べられている。

しかし、これらの従来技術は、メモリの内容を 保護するためにメモリ端子上で動作する回路を含

んでいない。例えば上記英国特許第1554013号に は、プラグイン・メモリのすべての端子に対して 静電気が発生するのを防止するために低インピー ダンスの経路を設けることが開示されているが、 上の接点は、主マシンに挿入されたとき主マシン 5 これは決して、メモリに対してデータを保護し得 る制御信号を与えるものではない。

> 米国特許第4485456号は、入力端子をもつ固定 データ処理システムの一部であるメモリ中で情報 を保持するためのものであり、保持電圧はメモリ 10 と、メモリに書き込み禁止信号を与えるラッチま たは論理回路に供給される。そして、システムの 入力端子のうちの1つに加えられる信号がラッチ または論理回路に加えられる1つの制御信号であ る。

米国特許第4445198号はプラグイン・メモリに 関するものではないし、保持パツテリをもつシス テムに関するものではない。この特許は、電力の 消失期間に生じる低電圧レベルにおいて、マイク ロプロセツサがメモリに不正確なデータを書き込 に接続した抵抗58を介してパツテリ電圧が読み 20 んでしまうという特殊な問題に関するものであ る。これに対応するために、通常は必ず正常な電 圧レベルにある、書き込みを許容するために必要 なメモリへの電圧入力が、電力が消失したときに 反対極性の電圧によつて置きかえられる。

この発明の目的は、揮発性のメモリをもつカー トリツジにおいて、カートリツジがホスト・マシ ンに挿入されていない期間にメモリの記憶内容を 保護するための回路を提供することにある。

現在ホスト・マシンにより通電を受けている始 子にカートリッジ・メモリを着脱するときに、遷 移電流などによつてカートリッジのRAMのデー タの損失が生じる、ということは重要な関心事で 能 な 記 憶 モ ジ ユ ー ル (Pluggable Storage 35 ある。また、カートリツジを通常に扱うときに、 カートリッジに発生しまたは印加された静電的な チヤージにより、カートリッジのRAMのデータ が損なわれる、ということもあり得る。

この発明によれば、メモリの書き込みライン細 (Volatile Memory Data Retention)"という文 40 脚を冗長且つ積極的に非活動化することにより、 メモリ内容の保護が保証される。書き込みライン 信号は、カートリッジ中のパツテリにより電圧を 印加され、そのベースにはホスト・マシンからの 信号を伝達する嫡子を接続されてなるパイポー

ラ・トランジスタを介してパツフアされる。この 信号は、カートリッジの任意のRAMが活動化さ れまたは選択されたとき高レベルとなる。そのト ランジスタのエミツタは、メモリへの書き込み動 号を伝達する端子に接続される。

そして、カートリツジが挿入されていない間 は、その双方の信号が欠如し、これによりトラン ジスタが非活動化される。トランジスタの非活動 アップ抵抗を介してメモリ書き込みラインに接続 され、これによりメモリの書き込み動作が積極的 に非活動化されるとともに、メモリ内容の高いレ ベルの保護が行なわれる。

F 実施例

図において、右側に位置する素子はカートリッ ジ内の素子であり、カートリッジ1を形成するカ パー内に収められていると理解されたい。このカ ートリッジは一般的には、個人的に取り扱われホ スト・マシン3に挿入するのに適したものであ 20 る。尚、カートリッジ1については端子5 a~5 iのみが図示され、その他の端子はこの発明に直 接関係がないので図示を省略されている。ホス ト・マシン3上の各端子1a~1iは端子5a~ は、端子5 a~5 i はカートリツジ中の電子素子 を支持する回路ボードの端面上の長方形のパター ンであり、一方端子7a~7iは、電気的接触を はかるために、対応する増子5a~5iに対して 点は完全に従来のものでよく、従つて図示された 構造は単に信号にすぎず、何ら特定の構造をあら わす意図はないことに注意されたい。

カートリツジ1の端子5 aは、パツテリ13の 中でラインgについては、その電圧は、文字Vと パツテリの共通記号とにより表示されている。こ のことは、カートリツジ1に接点7aを介して電 力が供給されていないときには、カートリッジ 1 ことを強調するものである。接点7aは、通常パ ツテリ13の電圧によりわずかに大きい電圧V1 を与え、これによりダイオード 1 1 が逆パイアス されてライン8に電力が供給される。一方、カー

トリツジ1が差し込まれていないときは、ダイオ ード11が順方向にパイアスされてライン8上の 電圧がパツテリ13により供給される。

端子5 b及び7 bは、アース基準レベルに接続 作の間は低レベルになるホスト・マシンからの信 5 されている。パツテリ13とダイオード11の間 の抵抗15は電流制限器であり、ダイオード11 が損傷した場合にパツテリ13の放電を防止する ための安全手段として使用される。すなわち、も し万が一カートリッジ1を差し込んだときにダイ 化により、パツテリからの高レベル信号がプル・ 10 オード11が短絡しているなら、ホスト・マシン 3から供給された電力がパツテリ13に被害を与 える虞れがあり、これを防止するために抵抗15 が挿入されている。

> キャパシタ17は、キャパシタのパンクまたは 15 それと同等のものであり、電圧V1がオフになつ た直後にパツテリ 13が回路を安定化させるまで 回路動作を適正に保つべく継続的な電力を保証す るために、十分なエネルギーをたくわえるための ものである。

ホスト・マシン3の端子7cは電圧V2を与え る。V2はV1とは電気的に分離されているが、 この回路ではV1とは大きさが等しい。V2は、 端子5 c、ライン21及び、キャパシタ25と並 列の抵抗23を介してアースに接続されている。 5 iに個別に接触するように適合する。好適に 25 この抵抗とキャパシタとの結合回路は、論理的な 回路の直流電流動作には重要でない部分である が、瞬間的な高電流に対してはそれをアースへ逃 がす分流器として働く。

ホスト・マシン3の端子7d, 7e及び7f. 押しつけられる弾性の接点である。そのような接 30 は、チツブ選択論理回路27の8本のラインから 1本を選択するために2進論理信号を伝達する。 このチップ選択動作は、抵抗28を介してライン 29に、抵抗31を介してライン33に、抵抗3 5を介してライン37にそれぞれ接続され、電圧 電圧線とダイオード11とに接続されている。図 35 V2を印加されたライン21によつて有効化され る。RAMチップの選択を決定するためには、嫡 子7d, 7e及び7fのめいめいがホスト・マシ . ン3によつてV2またはアース電位のどちらかを 印加する。例えば、ある選択状態では、端子7 d のパツテリ13によつて電力が供給されるという 40 がV2に、端子7eがアースに、端子7fがV2 に、それぞれ設定される。するとブルアップ抵抗 28及び35の両端には、電位差を生じないの で、ライン29及び37は電位V2にある。一 方、端子7 eに加えられたアース電位により、ラ

8

イン33上がアース電位になり、抵抗31にはV 2の降下が生じる。

チップ選択回路は、3つの入力を受け取って、 8つの出力ライン39a~39hのうちの1つに 74HC1383-8デコーダ) である。各出力ライン は、低レベルであるとき1つのメモリ素子または チップ40a~40h(図では便宜上40aと4 0 dのみが示されている)を選択する。

もつている。この制御入力端子は本発明にとつて 特に重要であるので、図示されている。 2本の制 御入力端子のうち1本は非活動化入力であり、端 子5gからライン42上で信号を受け取る。回路 活動化され、それゆえ、逆の応答をあらわすマイ ナスの信号が回路27に関して図示されている。 ライン42は、抵抗44を介して電圧供給ライン 9に接続されている。カートリツジーが差し込ま とができず、それゆえ低減されないパツテリの電 圧がライン42から回路27への入力である。こ れは回路27を非活動化する高レベル電圧であ り、回路27の非活動化によりライン39a~3 9 hの低レベル信号が禁止される。

一方、カートリツジ1がホスト・マシン3に挿 入されたときは、挿入動作の直後のみホスト・マ シン3が端子7g上に高レベル電圧を加える。そ の間、すべての端子が接続されていなくともよ する端子の感知に応答して、ホスト・マシン3の データ処理機能により発生することができる。) カートリツジーを挿入した後は、ホスト・マシン 3は端子7gに継続的にアース電圧を印加し、こ て、ライン42をアース・レベルに維持するべく 抵抗44を流れる電流が生じる。

ライン46上のチップ選択回路27への入力も また回路27に対する選択または制御入力であ 回路27が活動化されるので、回路27に対する ライン46の信号はプラスである。ライン46は 回路27を端子5hに接続する。そして、カート リツジ1のメモリチツブ40a~40hのうち1

つが選択されたときに、ホスト・マシン3からの 対応する端子了hが高レベルになる。

ライン46は、通常の逆パイアスされたダイオ ード50と並列に接続された抵抗48を介してパ 低レベル信号を出力する標準的な素子(特に、 5 イポーラ・スイツチング・トランジスタ52(特 に、2N2222Aスイツチング・トランジスタ) の ペースに接続されている。比較的大きい抵抗値を もつ第2の抵抗54が、トランジスタ52のベー スとアースの間に接続されている。抵抗54は理 チップ選択回路27は、2つの制御入力端子を 10 論的な定常動作に影響を与えない程度の大きさの 抵抗値をもつが、トランジスタ52のターンオフ を高速化し、カートリッジ 1 が差し込まれていな いときにライン46をアース電位の近くの電位に 保つことを助ける働きがある。ダイオード50 27はライン42上の高レベル入力信号により非 15 は、ライン46上の電圧レベルが降下したときト ランジスタ52のベース領域からチャージを直ち に除去する働きがある。

トランジスタ52のコレクタは抵抗56を介し てライン 9上のパッテリ電圧に接続されている。 れていないときは、抵抗44には電流が流れるこ 20 トランジスタ52のエミツタは、ライン58を介 して端子5 i に接続されている。端子5 i はホス ト・マシン3の端子7 iに係合する。端子7 iは 通常は抵抗 6 0 を介して電圧 V 2 を加えられ、抵 抗BQは端子7iをライン62に接続する。ホス 25 ト・マシン3は、動作がメモリ40a~40hへ の書き込み動作である場合を除きライン62を開 放状態とする。メモリへの書き込み動作において は、ライン62から端子51及びライン58を介 してトランジスタ52のエミツタにアース電圧が い。(この信号は、例えば端子 5 $a\sim 5$ i に類似 30 加えられる。それと同時に、ライン 4 6 には高レ ベル電圧が加えられる。

トランジスタ52のコレクタから接続されたラ イン64はメモリチップ40a~40hまでの 各々の書き込み制御入力として接続されている。 れによりライン42にはアース電圧が加えられ 35 各メモリ素子またはチップ40a~40hは数千 個のメモリ・セルをもち、個々のセルは典型的に は電圧を保持するために交差結合したラッチであ る。また、各メモリ・チップはすべてのメモリ・ セルへのアクセス及び制御をはかるための回路を る。ライン48においては、高レベル入力により 40 も備えている。特にこの実施例では、メモリ・チ ップ40a~40hは東芝のTC5517 CMOSス タチツクRAMである。しかし、この発明に関し ては、チップ40a~40hは高速読み取り制御 入力をもつ任意のものでよい。そのような制御は

典型的には読み取り信号が高レベルのときに入力 データ・ラインをメモリから分離するために単一 の出力信号を発生する論理回路への入力である。 読み取り信号が低レベルであり、チツブ選択信号 その出力信号がデータ・ラインからメモリへの有 効な伝達を開放する。この双対動作は、一般に読 み取り/書き込みライン、という用語で呼ばれる 制御入力をもたらす。

そのような読み取り/書き込みラインをもつメ 10 が書き込み動作から保護される。 モリの設計は一般的であり、きわめて広汎に実用 化されている。そのライン上の活動化された読み 取り状況は、個々のメモリ・セルに存在する状況 が、読み取りの目的でセルを感知する間に生じ得 を促す。

メモリ設計の仕様は、メモリ・チツブ40a~ 40hの製造者に応じて異なつてもよい。この発 明は、読み取り/書き込み制御をもつメモリの保 動作は、そのメモリをもつカートリツジが取り外 されているときに実行される。

図示されるように、ライン9上の電圧は動作電 圧としてメモリチップ40a~40hに印加され データを保持するためにはメモリ・チップ40a ~40hに電力を供給する必要がある。ライン9 へのチップ選択回路の接続はデータ保持にとつて 本質的ではないが、それは、回路27がチップ選 択ラインを不作動状態である高レベルに設定する 30 ときの2次的な保護の役目を果たす。

カートリツジーが差し込まれていないときは、 ライン9上の電圧を維持するためにパツテリ13 が有効となる。チップ選択回路27はパツテリ1 レベル電圧により積極的に非活動化される。回路 27への選択入力であるライン29,33及び3 7上の電圧、及びライン46の電圧は基準電圧源 に接続されておらず静電的なチャージにより高レ ベルに立ち上がることもある。しかし、ライン4 40 2 上の高レベル電圧が回路27の非選択状態を維 持する。

カートリッジ 1が挿入されていない場合には、 トランジスタ52が積極的にオフになるようにバ

イアスされる。というのは、トランジスタ52は 電流駆動デバイスであり、端子5hと5iがいか なる基準電源にも接続されていないからである。 これにより抵抗5.8に電流が流れるのが防止さ とその論理回路への別の入力が一致したときに、 5 れ、パツテリ13の電圧がライン64上に加えら れる。ライン64はメモリ40a~40hの読み 取り/書き込み制御入力に接続されており、ライ ン 6 4 上の高レベル信号は読み取り入力状態と解 釈されるので、メモリ40a~40b中のデータ

10

カートリッジ 1が挿入された状態では、ライン 8.4に直接接続されるのではなくトランジスタ5 2のエミツタに接続される端子77と、同様に、ト ランジスタ52のベースに接続される端子7hを る遷移信号によつて変更されるのを防止すること 15 除いて、端子7a~7g上の論理及び電力素子が 直接、制御または電力を供給されるべきカートリ ツジの素子に接続される。 ホスト・マシン 3 はカ ートリツジ1が活動化される毎に端子7hに高レ ベル信号を与え、これによりライン46に高レベ **護をある程度の有効性を以つて達成し、その保護 20 ル電圧が加えられる。この信号は、端子 T i が低** レベルにプルダウンされることによりカートリツ ジ1に書か込み動作が選択される毎に、トランジ スタ52のペース・エミツタ回路と抵抗48を介 して電流を流す作用を行う。これにより、トラン る。カートリツジ1が取り外されているときは、25 ジスタ52を介して増幅された電流が引き起こさ れ、回路27によつて選択されたメモリ40a~ 40hの書き込み動作を選択するのに十分なだけ ライン 6 4 上の電圧が低減される。

G 発明の効果

以上のように、この発明によれば、読み出し・ 書き込み可能なメモリをもち、ホスト・マシンに 着脱可能なカートリッジのメモリ保護装置におい て、ホスト・マシンとの離脱時に端子が浮遊状態 にあることを感知してメモリの書き込みを積極的 3から動作電圧を受け取るが、ライン42上の高 35 に阻止する回路を設けたので、静電的なチャージ などによる誤データの書き込みが完全に防止でき るという効果が得られる。

図面の簡単な説明

図は、本発明の回路図である。

13.....パツテリ、40a~40d.....メモ り、52……パイポーラ・トランジスタ、5九… ···第1の端子、5 i ······第2の端子、6 4 ·····接 続するための手段。

